<div class="py-6">
<div class="jsx-3968805167 flex justify-center -mx-2">
<div class="jsx-3968805167 px-2">
<div class="jsx-3968805167 relative overflow-hidden"><img decoding="async" class="jsx-3968805167" src="https://www.charmingscitech.nat.gov.tw/backend/wp-content/uploads/2023/03/12-1_670x460.jpg" /></p>
<div class="jsx-3968805167 absolute w-full left-0 bottom-0 p-4 text-white text-[13px]" style="background: rgba(0, 0, 0, 0.66); display: block; line-height: normal;">隨著大數據與 AI 崛起，運用大型資料庫進行計算將成為常態。</div>
</div>
</div>
</div>
</div>
<p>&nbsp;</p>
<p>在現代 IC 發明後不過數十載，當代的龐大資料應用（abundant-data applications）再度面對到全新的挑戰。深度學習、AR/VR 和圖像辨認等應用技術全都仰賴龐大的資料庫。不過，現行的計算機架構仰賴外部記憶體晶片來存放大量的資料，再花費許多時間與能量把資料傳輸到邏輯晶片上進行處理。</p>
<p>&nbsp;</p>
<p>於此同時，經典的摩爾定律預測的電晶體縮小趨勢逐漸接近半導體物理的極限，晶片的空間利用效率變得越加難以突破，製造的成本也越來越高。硬體面的困難已經成為一堵高牆，限制了龐大資料應用的諸多可能。</p>
<p>&nbsp;</p>
<h2><strong><span style="font-size: 20px;">從真空管到 IC，下一步整合</span></strong></h2>
<p>回想當初，計算機的演進早期是由離散元件所組成，一路從繼電器演進到真空管，再到由半導體製作出的電晶體。傑克・基爾比（Jack Kilby）在 1958 年首次提出積體電路的概念，將運算所需用到的元件，整合在單一塊晶片上。如此一來大幅提升了運算的空間利用效率，成為扭轉科技發展的積體電路革命。此一創舉的關鍵不在於個別零件製程，而是在於全新的系統整合思維。</p>
<p>&nbsp;</p>
<p>如同當年的積體電路革命，我們今日需要系統面的整合創新。</p>
<p>&nbsp;</p>
<h2><strong><span style="font-size: 20px;">N3XT 3D MOSAIC 與三維度整合</span></strong></h2>
<p>三維奈米工程計算系統技術（Nano-Engineered Computing Systems Technology, N3XT 3D）是一種三維的整合概念，將邏輯、記憶、傳感等原先以不同製程技術分別製造的晶片，以層層堆疊的方式在單一晶片上整合成為異質三維晶片。就像是城市空間過於擁擠時，建築便開始向天空發展，形成高樓大廈和立體停車場。</p>
<p>&nbsp;</p>
<p>單晶片 N3XT 3D 的層與層之間由奈米級層間孔（Inter-Layer Via）連結。多個 N3XT 3D 單元接著可以透過矽穿孔（Through Silicon Via）繼續往上堆疊，也可以用 2.5D 封裝的形式整合到同一個矽中介版（Silicon interposer）上，成為單晶片堆疊集成積體電路（Monolithic Stacked Assembled IC），也就是 N3XT 3D MOSAIC。</p>
<p>&nbsp;</p>
<p>由於具有三維整合的優勢，N3XT 3D MOSAIC 可以透過垂直連接更有效率地存取記憶。如臺灣半導體研究中心謝嘉民資深研究員所說：「在傳統的 IC 中，元件處於同一平面，透過內層互連引線（Interconnect）相連接；然而如今晶片內部包含數十億顆電晶體，布置互連引線的難度越趨困難。運用三維 IC 中垂直整合的概念，可以大幅度降低互連引線長度，進而縮小互連延遲與電容效應，晶片性能可大幅提高。」</p>
<p>&nbsp;</p>
<p>中央大學研究發展處副研發長李進福教授在受訪中指出，三維封裝整合技術的到來，代表系統摩爾定律（整合在單一封裝內的電晶體個數成長）會比晶片摩爾定律（單一晶片內電晶體個數成長）速度更快。也就是說，三維封裝及整合技術將接替摩爾定律的「晶片微縮」概念，帶領我們進入系統摩爾定律的「系統微縮」時代。</p>
<p>&nbsp;</p>
<div class="py-6">
<div class="jsx-3968805167 flex justify-center -mx-2">
<div class="jsx-3968805167 px-2">
<div class="jsx-3968805167 relative overflow-hidden"><img decoding="async" class="jsx-3968805167" src="https://www.charmingscitech.nat.gov.tw/backend/wp-content/uploads/2023/03/12-2_670x460.jpg" /></p>
<div class="jsx-3968805167 absolute w-full left-0 bottom-0 p-4 text-white text-[13px]" style="background: rgba(0, 0, 0, 0.66); display: block; line-height: normal;">三維封裝與整合整合帶領我們進入系統摩爾定律的「系統微縮」時代。</div>
</div>
</div>
</div>
</div>
<p>&nbsp;</p>
<h2><strong><span style="font-size: 20px;">幻覺縮放</span></strong></h2>
<p>N3XT 3D MOSAIC 的三維架構跳脫了二維晶片的空間限制，開啟了幻覺縮放（Illusion Scaleup）的全新領域。要了解什麼是幻覺縮放，我們可以先想像一個完美晶片：所有記憶體和邏輯緊密排列在單一晶片上，邏輯運算單元可以從附近快速存取需要的資料，不需要任何外部記憶體。這樣的完美晶片肯定有最佳的能量效率，但由於尺寸上的限制，完美晶片幾乎是不可能實現的目標。</p>
<p>&nbsp;</p>
<p>羅伯特・拉德威（Robert Radway） 等人在 2021 年提出了一種接近完美晶片的架構：由多個晶片相連組成的系統，每個晶片都有配備少量的記憶體和快速開關的機制。個別晶片可以在高頻寬低耗能的條件下存取自身記憶體。面對一般的深度學習推論任務，這套晶片系統的耗時和耗能只比完美晶片的理論值多 5% 左右，因此被命名為幻覺（Illusion）：雖非完美，亦不遠矣。</p>
<p>&nbsp;</p>
<p>比其過往將資料運送至邏輯單元，幻覺系統的運算發生在資料儲存的位置，並快速地開關個別晶片以減少耗能，也省下了搬運資料往返記憶體晶片的工夫。就好比以往每個人都得從郊區通勤至公司上班，但近年疫情期間直接在家工作，便省下了通勤的時間與心力。幻覺系統就是靠著這樣的概念達成超凡的效能，這點和傳統的多核心平行運算有所區別。</p>
<p>&nbsp;</p>
<p>N3XT 3D MOSAIC 的立體性質讓幻覺技術可以更上一層樓。只要線性地增加個別 N3XT 3D 晶片的層數，再線性地改善晶片之間連結的效能（例如資料傳輸所需的能量和時間），兩者相乘讓 N3XT 3D MOSAIC 幻覺的各項數值有平方倍的成長。即使深度學習網絡的尺寸放大數倍，N3XT 3D MOSAIC 幻覺晶片的耗能與速度還是可以維持在完美晶片的 1.05 倍以內。這種新的縮放可能性就是幻覺縮放，展示了三維整合可以達成的威力與可能性。</p>
<p>&nbsp;</p>
<h2><strong><span style="font-size: 20px;">挑戰與可能性</span></strong></h2>
<p>N3XT 3D MOSAIC 和幻覺縮放讓我們看見未來晶片發展的潛在機會，但在設計與製程上仍需要技術突破。李進福教授認為三維堆疊整合主要的挑戰可以分為三個面向：</p>
<p>&nbsp;</p>
<ol>
<li>散熱方面，三維堆疊中層與層／晶片與晶片間有不易導熱的絕緣層，而每層及每顆晶片中均有電晶體會產生更多的熱，因此如何有效管理溫度是一大挑戰。</li>
<li>一顆三維晶片只要製造及堆疊過程中，其中任何一層或一顆有瑕疵，則整顆三維晶片就是壞的。除了在製造及堆疊技術上降低缺陷之產生，也要在設計上納入容錯架構來提升良率。</li>
<li>跟良率密切相關的則是測試方面的困難。要堆疊晶片前需要經過測試，以避免在三維晶片製造完成時才發現有缺陷，造成成本浪費。但除了出<span data-component="tippy" data-content="腳位，或稱接腳，泛指電子元件的末端露出部分，用於連接其他元件或進行探測和分析">腳位</span>的晶片可供測試存取外，其他層及晶片並沒有腳位的設計。這造成測試困難度及成本增加。因此需要有創新有效可測性設計技術來解決此問題。</li>
</ol>
<p>&nbsp;</p>
<p>除了這些三維堆疊帶來的難題，謝嘉民資深研究員提到，異質整合還需要克服成本控制和製程控制的精準度這兩個問題。「光是靠封裝製程或封裝結構的改善，要達成這兩個目標還是相當困難。這是一個需要 IC 設計、晶圓製造、關鍵材料等整條供應鏈共同努力，才能克服的挑戰。」</p>
<p>&nbsp;</p>
<div class="py-6">
<div class="jsx-3968805167 flex justify-center -mx-2">
<div class="jsx-3968805167 px-2">
<div class="jsx-3968805167 relative overflow-hidden"><img decoding="async" class="jsx-3968805167" src="https://www.charmingscitech.nat.gov.tw/backend/wp-content/uploads/2023/03/12-3_670x460.jpg" /></p>
<div class="jsx-3968805167 absolute w-full left-0 bottom-0 p-4 text-white text-[13px]" style="background: rgba(0, 0, 0, 0.66); display: block; line-height: normal;">台積電先進封測三廠正是臺灣進行三維封裝研發的地方。</div>
</div>
</div>
</div>
</div>
<p>&nbsp;</p>
<p>面對這些困難與挑戰，臺灣的半導體產業握有什麼樣的機會？謝嘉民資深研究員自信地表示，臺灣在先進封裝技術研發領域具有資源與技術的優勢。「從整個系統層面來看，如何把環環相扣的晶片供應鏈整合到一起，才是未來發展的重心。」以台積電為例，其推出 3D Fabric 開放創新平台帶動臺灣整個生態系統在系統級 3D 電路設計方面的合作，實現更高水準的功率、效能及面積功能性。</p>
<p>&nbsp;</p>
<p>李進福教授不忘提醒大家：「臺灣在製造及封裝測試產業居世界領先地位，設計產業也是居世界第二，不僅產業鏈完整且相近。因此在三維整合製程技術發展，臺灣有非常好的契機與機會。」</p>
<p>&nbsp;</p>
<p><span style="font-weight: 400;">（客座總編輯｜國家實驗研究院台灣半導體研究中心 侯拓宏主任；研究顧問團隊｜國家實驗研究院臺灣半導體研究中心 謝嘉民資深研究員、中央大學研究發展處 李進福副研發長；責任編輯｜曹盛威、劉品萱）</span></p>
